Megatrend · Artificial Intelligence

ก่อนชิป AI ตัวไหนจะเกิด มันต้องผ่าน “ซอฟต์แวร์” กับ “แบบสำเร็จรูป” ของบริษัทแค่ไม่กี่ราย

ทุกคนรู้จัก NVIDIA แต่น้อยคนรู้ว่าก่อน GPU หรือชิปสั่งทำตัวไหนจะถูกผลิตได้ มันต้องถูก “ออกแบบ” ด้วยซอฟต์แวร์เฉพาะทางที่เรียกว่า EDA และมักประกอบขึ้นจาก “บล็อกสำเร็จรูป” ที่เรียกว่า IP — เช่นแกนประมวลผลของ Arm node นี้คือชั้นที่อยู่ลึกที่สุด เป็น “พลั่วและจอบของคนขายพลั่ว” ที่ตอนนี้กำลังขายดีเป็นประวัติการณ์เพราะทุกบริษัทแห่ออกแบบชิป AI ของตัวเอง — และที่พลิกเกมคือ มันเริ่มใช้ AI มาออกแบบชิปด้วยกันเอง

หมวด Artificial Intelligence ระดับ leaf ชั้น โครงสร้างพื้นฐาน (infrastructure) เวลาอ่าน ~13 นาที
โต๊ะสถาปนิกขนาดใหญ่ที่มีพิมพ์เขียวของชิปกางอยู่ มือหนึ่งกำลังวางบล็อกสำเร็จรูปลงบนแบบ อีกด้านมีหน้าจอซอฟต์แวร์ออกแบบเรืองแสง สื่อว่าชิปทุกตัวเริ่มต้นจากแบบและเครื่องมือ ก่อนจะกลายเป็นซิลิคอนจริง
พิมพ์เขียวของยุค AI. ก่อนจะมีชิป ต้องมี “แบบ” และ “เครื่องมือเขียนแบบ” เสมอ — node นี้คือชั้นที่ขายทั้งสองอย่างให้ทุกคนที่อยากสร้างชิป

01มันคืออะไร (เครื่องมือออกแบบ + บล็อก IP)

ลองนึกภาพการสร้างตึกระฟ้า ก่อนจะมีคนก่ออิฐสักก้อน ต้องมีสองอย่างก่อนเสมอ — (1) ซอฟต์แวร์เขียนแบบ (CAD) ที่สถาปนิกใช้วาดและจำลองทุกชั้น และ (2) ชิ้นส่วนสำเร็จรูป อย่างลิฟต์หรือโครงเหล็กที่ซื้อแบบมาจากผู้เชี่ยวชาญ ไม่ต้องคิดค้นใหม่ทุกครั้ง โลกของชิปก็เหมือนกันเป๊ะ และ node นี้คือสองอย่างนั้น

อย่างแรกคือ EDA (Electronic Design Automation) — ชุดซอฟต์แวร์ที่วิศวกรใช้ออกแบบ จำลอง และตรวจสอบชิปที่มีทรานซิสเตอร์เป็นหมื่นล้านตัว ไม่มี EDA มนุษย์ออกแบบชิปสมัยใหม่ด้วยมือไม่ได้เลย — มันเหมือนจะวาดแผนที่ทั้งประเทศโดยนับต้นไม้ทีละต้น อย่างที่สองคือ Semiconductor IP (บล็อกทรัพย์สินทางปัญญาที่ออกแบบไว้ล่วงหน้า) — แทนที่ทุกบริษัทจะคิดค้น “แกนประมวลผล” ขึ้นมาเองตั้งแต่ศูนย์ พวกเขาซื้อ ไลเซนส์ แบบสำเร็จรูปมาประกอบ เช่นแกน CPU ของ Arm หรือบล็อกเชื่อมต่อข้อมูล (interface IP) ที่ใช้เสียบ HBM และ PCIe

ในแผนผังเมกะเทรนด์ node นี้เป็นใบ (leaf) ที่อยู่ลึกที่สุดภายใต้ AI Compute & Accelerator Silicon ในเทรนด์ใหญ่ Artificial Intelligence ขณะที่พี่น้องอย่าง GPU & Merchant Accelerators และ Custom Silicon / ASIC คือ “ชิปตัวจริง” node นี้คือ ชั้นที่อยู่ก่อนหน้าพวกเขาทั้งหมด — เป็นเครื่องมือและวัตถุดิบทางปัญญาที่ใช้สร้างชิปเหล่านั้นขึ้นมา จึงเรียกได้ว่าเป็น “พลั่วและจอบของคนขายพลั่ว”

ศัพท์ที่ควรรู้
EDA · IP · Tape-out

EDA = ซอฟต์แวร์อัตโนมัติสำหรับออกแบบ จำลอง และตรวจสอบวงจรชิป (เช่น synthesis แปลงโค้ดเป็นวงจร, place-and-route จัดวางทรานซิสเตอร์, verification ไล่หาบั๊กก่อนผลิต) · IP (Semiconductor IP) = บล็อกวงจรสำเร็จรูปที่ออกแบบและทดสอบไว้แล้ว ขายเป็น “ไลเซนส์” ให้นำไปประกอบในชิป เช่นแกน CPU ของ Arm · Tape-out = จุดที่แบบชิปเสร็จสมบูรณ์และถูกส่งให้โรงงาน (foundry) ไปผลิต — เปรียบเหมือน “ส่งต้นฉบับเข้าโรงพิมพ์”

02ทำไมถึงสำคัญ — ทุกชิป AI ต้องผ่านด่านนี้ก่อน

เหตุผลแรกคือ มันคือคอขวดที่อยู่ “ต้นน้ำ” ที่สุด ไม่ว่าสงครามชิป AI จะจบลงที่ GPU ของ NVIDIA, ชิป MI ของ AMD หรือชิปสั่งทำของ Google และ Amazon — ทุกตัวล้วนถูกออกแบบบนซอฟต์แวร์ EDA และส่วนใหญ่ประกอบจากบล็อก IP เดียวกัน node นี้จึง “เก็บค่าผ่านทาง” จากผู้เล่นทุกค่ายในสนาม ไม่ต้องเดาว่าใครจะชนะ

เหตุผลที่สองคือ การบูมของชิปสั่งทำกำลังดันดีมานด์ของชั้นนี้โดยตรง เมื่อก่อนมีบริษัทออกแบบชิปไม่กี่ราย แต่วันนี้ ทุก ยักษ์คลาวด์ — Google, Amazon, Microsoft, Meta, OpenAI — ต่างทุ่มออกแบบชิป AI ของตัวเอง (ดู Custom Silicon / ASIC) ยิ่งมีคนออกแบบชิปมากขึ้นเท่าไหร่ คนขายเครื่องมือออกแบบและบล็อก IP ก็ยิ่งขายดีเท่านั้น นี่คือเหตุผลที่ Arm รายงานว่ารายได้ส่วน licensing พุ่งขึ้นถึง ~70% ในไตรมาสหนึ่งของปีงบ 2025 ตามดีมานด์ชิปสั่งทำ

ตลาดซอฟต์แวร์ EDA โตต่อเนื่องตามคลื่นออกแบบชิป AI
มูลค่าตลาด EDA (พันล้านดอลลาร์) — ปี 2031 เป็นประมาณการ ค่ากลางจากหลายสำนัก
ที่มา: Mordor Intelligence, Precedence Research, MarketsandMarkets (EDA market 2025–2031, CAGR ~8%)

เหตุผลที่สามคือ มูลค่ากระจุกอยู่กับ “ความรู้ที่ลอกเลียนยาก” ตลาด EDA ทั้งโลกแม้จะไม่ใหญ่เมื่อเทียบกับตลาดชิป (ราว $12–15,000 ล้านต่อปี) แต่มัน ค้ำ อุตสาหกรรมเซมิคอนดักเตอร์มูลค่ากว่า $600,000 ล้านไว้ทั้งหมด — ซอฟต์แวร์ที่ราคาหลักหมื่นล้าน กลายเป็นกุญแจที่เปิดประตูสู่อุตสาหกรรมหลักล้านล้าน นี่คือธุรกิจที่ “เล็กแต่ทรงพลัง” อย่างแท้จริง

~$15,000 ล้าน
ขนาดตลาดซอฟต์แวร์ EDA ทั้งโลกต่อปี — เล็กมากเมื่อเทียบกับตลาดชิป $600,000+ ล้าน แต่ไม่มีมัน ชิป AI ตัวไหนก็ออกแบบไม่ได้ มันคือคอขวดต้นน้ำที่อำนาจต่อรองสูงที่สุดจุดหนึ่งของวงการ
ด่านเก็บค่าผ่านทางแคบๆ ด่านเดียว ที่มีรถบรรทุกชิปจากหลายค่ายต่อแถวยาววิ่งผ่านเข้าออก สื่อว่าไม่ว่าชิปจะเป็นของค่ายไหน ทุกคันต้องผ่านด่านเดียวกันก่อนเสมอ
ด่านเดียวที่ทุกคนต้องผ่าน. ไม่ว่าชิปจะเป็นของ NVIDIA, AMD หรือยักษ์คลาวด์เจ้าไหน ทุกตัวต้องผ่าน “ด่าน” เครื่องมือออกแบบและบล็อก IP เดียวกันก่อนเสมอ — node นี้คือคนเก็บค่าผ่านทางนั้น

03มันทำงานยังไง (จากสเปกถึง tape-out)

การออกแบบชิป AI หนึ่งตัวไม่ได้เกิดในขั้นตอนเดียว แต่เป็น สายพานที่ไหลจาก “ไอเดีย” ไปสู่ “ต้นฉบับที่ส่งโรงงาน” node นี้ขายเครื่องมือและชิ้นส่วนในเกือบทุกจุดของสายพานนั้น ลองไล่ดูทีละก้าว

สายพานการออกแบบชิป จากสเปกถึง tape-out เริ่มจากสเปกของชิป ใช้ซอฟต์แวร์ EDA ออกแบบ จำลอง และตรวจสอบ ระหว่างทางดึงบล็อก IP สำเร็จรูปเช่นแกน Arm มาเสียบ จากนั้น tape-out ส่งแบบไปให้โรงงานผลิตจริง สายพานการออกแบบชิปหนึ่งตัว 1 สเปก (จะทำชิปอะไร) 2 EDA: ออกแบบ synthesis + จัดวาง 3 EDA: จำลอง+ตรวจ หาบั๊กก่อนผลิต 4 Tape-out → ส่งโรงงานผลิต บล็อก IP สำเร็จรูป แกน Arm · interface IP (HBM/PCIe) — เสียบเข้าระหว่างออกแบบ
จากไอเดียถึงต้นฉบับ. ขั้นตอนสีฟ้าคือจุดที่ซอฟต์แวร์ EDA ทำงาน ส่วนกล่องประคือบล็อก IP สำเร็จรูป (เช่นแกน Arm) ที่ถูกดึงเข้ามาเสียบระหว่างออกแบบ — node นี้ขายทั้งสองอย่าง

จุดที่ทำให้ชั้นนี้ “ยาก” คือชิป AI ยุคใหม่ซับซ้อนระดับที่มนุษย์ตามไม่ทัน — มีทรานซิสเตอร์เป็นหมื่นล้านตัว และต้องไล่ตรวจหาบั๊กให้ครบก่อน tape-out เพราะถ้าพลาด การแก้แบบที่ผลิตไปแล้วมีต้นทุนหลายสิบล้านดอลลาร์ ความรู้ที่สั่งสมมาหลายสิบปีในการ “จัดวางทรานซิสเตอร์ให้เร็วและประหยัดไฟที่สุด” คือกำแพงที่ทำให้มีบริษัททำ EDA ครบวงจรได้แค่ไม่กี่ราย

ส่วนฝั่ง IP ก็เหมือนกัน การออกแบบแกน CPU ให้เสถียรและเข้ากันได้กับซอฟต์แวร์ทั้งโลกใช้เวลานับสิบปี การซื้อไลเซนส์แกน Arm มาเสียบจึงเร็วและปลอดภัยกว่าการคิดเองมหาศาล — โดย Arm เก็บเงินสองต่อ: ค่าไลเซนส์ ตอนเริ่มออกแบบ และ ค่า royalty ที่เก็บจากชิปทุกตัวที่ขายออกไป ยิ่งลูกค้าขายชิปได้มาก Arm ก็ได้ส่วนแบ่งมากตาม

04มันอยู่ตรงไหนในระบบนิเวศ

ถ้ามองทั้งวงจรชีวิตของชิป AI เป็นสายน้ำ node นี้คือ ต้นน้ำที่สุด — อยู่ก่อนทุกอย่าง และป้อนให้ทุกคนปลายน้ำ

  • ป้อน GPU และ Custom Silicon / ASIC โดยตรง: ทั้ง GPU ของ NVIDIA และชิปสั่งทำของยักษ์คลาวด์ ล้วนถูกออกแบบบน EDA และประกอบจากบล็อก IP — โดยเฉพาะ ASIC ที่ทีมออกแบบมักเล็กกว่า จึงพึ่ง IP สำเร็จรูปและเครื่องมืออัตโนมัติมากเป็นพิเศษ ทุกครั้งที่มีชิปสั่งทำตัวใหม่ คือออเดอร์ใหม่ของชั้นนี้
  • เป็น “แผนกออกแบบ” ของ Semiconductors — Logic, Foundry & IP ทั้งวงการ: EDA และ IP ไม่ได้ใช้แค่กับชิป AI แต่ใช้กับชิปทุกชนิด — มือถือ รถยนต์ IoT บทเรียนนี้มองผ่าน “เลนส์ AI” แต่ถ้าอยากเห็นภาพรวมทั้งอุตสาหกรรม EDA/IP ให้ดูที่ Semiconductors
  • ส่งต่อให้ Foundry & Advanced Packaging: ปลายทางของ tape-out คือโรงงาน เครื่องมือ EDA ต้องทำงานเข้ากันได้กับกระบวนการผลิตของ TSMC/Samsung อย่างแนบแน่น — ออกแบบกับผลิตจึงเป็นคู่ที่แยกกันไม่ออก
  • เกี่ยวพันกับ HBM & AI Memory: การเสียบหน่วยความจำ HBM เข้ากับชิปต้องใช้ “interface IP” เฉพาะทาง (เช่นของ Rambus) — เป็นจุดที่บล็อก IP กลายเป็นตัวตัดสินว่าชิปจะป้อนข้อมูลได้เร็วแค่ไหน
มุมมอง
วิธีจำง่ายๆ: node นี้คือ “ก่อนชิป” — เครื่องมือเขียนแบบ (EDA) + ชิ้นส่วนสำเร็จรูป (IP) ที่ทุกชิป AI ต้องผ่านก่อนเกิด ต่างจากพี่น้องที่เป็น “ตัวชิป” เอง ความพิเศษคือมัน ไม่ต้องเลือกข้าง — ไม่ว่าค่ายไหนชนะสงครามชิป AI ชั้นนี้ก็ได้ค่าผ่านทางเสมอ ⚠️ มันทับซ้อนกับ Semiconductors (EDA & IP) ตรงตัวเครื่องมือ — ต่างกันที่บทเรียนนี้เน้น “เลนส์ดีมานด์ AI” โดยเฉพาะ

05ตอนนี้ไปถึงไหนแล้ว (2025–2026)

เรื่องที่ช็อกที่สุดของชั้น EDA คือ การกระจุกตัวระดับ “สามรายคุมเกือบทั้งโลก” — Synopsys ราว 31%, Cadence ราว 30% และ Siemens EDA ราว 13% รวมกันคุมตลาดเกิน 70% โดยเฉพาะ Synopsys กับ Cadence เป็น “ดูโอโพลี” ที่แทบไม่มีใครแทรกได้ในเครื่องมือออกแบบครบวงจร — ลูกค้าย้ายไปเจ้าอื่นแทบไม่ได้เพราะทั้งทีมและไลบรารีผูกกับเครื่องมือเดิมมานาน

ซอฟต์แวร์ EDA ทั้งโลก มาจากแค่ 3 บริษัท
ส่วนแบ่งโดยประมาณ — Synopsys + Cadence + Siemens EDA รวมกันราว 74%
ที่มา: SemiAnalysis EDA Market Primer, การวิเคราะห์ส่วนแบ่ง EDA (2025) — Synopsys ~31%, Cadence ~30%, Siemens ~13%

ปี 2025 มีดีลใหญ่ที่สุดในประวัติศาสตร์ซอฟต์แวร์ออกแบบ: เดือนกรกฎาคม Synopsys ปิดดีลซื้อ Ansys มูลค่า $35,000 ล้าน รวมความสามารถจำลองทางฟิสิกส์เข้ากับ EDA — ขยายตลาดที่เข้าถึงได้ (TAM) เป็นราว $31,000 ล้าน ทำให้รายได้รวมของ Synopsys (รวม Ansys) แตะราว $8,000 ล้าน ในปี 2025 ส่วน Cadence อยู่ที่ราว $5,300 ล้าน

ฝั่ง IP พระเอกคือ Arm ปีงบ 2025 รายได้รวมแตะ ~$4,000 ล้าน และที่เป็นหมุดหมายสำคัญคือ รายได้ royalty ($2,168 ล้าน) แซงรายได้ค่าไลเซนส์เป็นครั้งแรก — สะท้อนว่าชิปที่ใช้แกน Arm กำลังถูกผลิตและขายออกไปมหาศาล โครงการ CSS (Compute Subsystems) ที่ช่วยให้ลูกค้าออกแบบชิปเสร็จเร็วขึ้นครึ่งหนึ่ง คว้าไลเซนส์ไปแล้ว 21 รายการจาก 12 บริษัทเทคใหญ่ ภายในต้นปี 2026 — แทบทุกยักษ์คลาวด์ที่ทำชิปสั่งทำล้วนพึ่งแกนของ Arm

นอกจากนี้ยังมีผู้เล่นเฉพาะทางที่สำคัญ เช่น Keysight (เครื่องมือทดสอบและจำลอง), Rambus (interface IP สำหรับหน่วยความจำความเร็วสูง) และ CEVA (IP สำหรับงาน AI/สัญญาณ) — แต่ละรายคุมช่องที่ลึกและลอกเลียนยากของตัวเอง

ผู้เล่นหลักในสนามนี้
SynopsysSNPS · US
สหรัฐฯ · เจ้าตลาด EDA
ผู้นำซอฟต์แวร์ออกแบบชิป (EDA) ส่วนแบ่งราว 31% ของโลก ปี 2025 ปิดดีลซื้อ Ansys มูลค่า $35,000 ล้าน รวมการจำลองทางฟิสิกส์เข้ากับ EDA และเป็นเจ้าของ DSO.ai เครื่องมือ AI ออกแบบชิปที่ทำ tape-out ทะลุ 100 ตัว
core · เจ้าตลาด EDA
Cadence Design SystemsCDNS · US
สหรัฐฯ · อีกครึ่งของดูโอโพลี
คู่แข่งตัวฉกาจของ Synopsys ส่วนแบ่ง EDA ราว 30% รายได้ราว $5,300 ล้านในปี 2025 แข็งด้านออกแบบดิจิทัลและ verification เปิดตัว Cerebrus AI Studio ที่อ้างว่าเร่งการออกแบบ SoC ทั้งตัวได้เร็วขึ้นราว 5 เท่า
core · ผู้นำ EDA
Arm HoldingsARM · US
อังกฤษ · ราชาแห่ง IP
เจ้าของแกนประมวลผล (CPU IP) ที่อยู่ในชิปทั่วโลก ปีงบ 2025 รายได้ราว $4,000 ล้าน และรายได้ royalty ($2,168 ล้าน) แซงค่าไลเซนส์เป็นครั้งแรก โครงการ CSS คว้า 21 ไลเซนส์จาก 12 บริษัทเทคใหญ่ — แทบทุกยักษ์คลาวด์ที่ทำชิปสั่งทำพึ่งแกนของ Arm
core · ผู้นำ IP
Keysight TechnologiesKEYS · US
สหรัฐฯ · เครื่องมือทดสอบ/จำลอง
ผู้นำเครื่องมือทดสอบและจำลองสัญญาณความเร็วสูง ที่ขาดไม่ได้ในการออกแบบและตรวจสอบชิปและระบบสื่อสารยุคใหม่ — เป็นชั้นเสริมที่อยู่ข้างกระบวนการ EDA
core · ทดสอบ/จำลอง
RambusRMBS · US
สหรัฐฯ · interface IP หน่วยความจำ
ผู้เชี่ยวชาญ interface IP สำหรับเชื่อมหน่วยความจำความเร็วสูง (รวมถึง HBM) เข้ากับชิป — เป็นบล็อกที่ตัดสินว่าชิป AI จะป้อนข้อมูลได้เร็วแค่ไหน รายได้ส่วนใหญ่มาจากค่าไลเซนส์และ royalty
core · interface IP
CEVACEVA · US
สหรัฐฯ · IP สำหรับงาน AI/สัญญาณ
ผู้ขายไลเซนส์ IP เฉพาะทางด้านประมวลผลสัญญาณ การเชื่อมต่อไร้สาย และ AI สำหรับอุปกรณ์ edge — เล็กกว่าเจ้าใหญ่แต่ครองช่องเฉพาะที่กำลังโตตามการกระจาย AI ลงสู่อุปกรณ์ปลายทาง
core · AI/DSP IP

06อนาคต — เมื่อ AI ออกแบบชิปเอง

ทิศทางแรกคือเรื่องที่ “วน” สวยงามที่สุดของวงการ: AI กลับมาออกแบบชิป AI เอง เครื่องมือ EDA ยุคใหม่ใส่ AI เข้าไปช่วยค้นหาวิธีจัดวางทรานซิสเตอร์ที่ดีที่สุด — เร็วกว่า ประหยัดไฟกว่า และใช้วิศวกรน้อยลง ของ Synopsys ชื่อ DSO.ai ทำ production tape-out ทะลุ 100 ตัว ไปแล้ว ส่วน Cadence เปิดตัว Cerebrus AI Studio ที่อ้างว่าเร่งการออกแบบ SoC ทั้งตัวได้เร็วขึ้น ~5 เท่า — เครื่องมือออกแบบชิปกลายเป็นทั้ง “คนขายให้ยุค AI” และ “ผู้ใช้ AI” ในเวลาเดียวกัน

Arm: รายได้ royalty แซงค่าไลเซนส์เป็นครั้งแรก
โครงสร้างรายได้ปีงบ 2025 (พันล้านดอลลาร์) — royalty โตตามชิปที่ผลิตจริง
ที่มา: Arm Holdings FY2025 results (6-K) — royalty $2,168M, รายได้รวม ~$4,000M

ทิศทางที่สองคือ โมเดล royalty จะโตเป็นทบต้น ยิ่ง Arm และผู้ขาย IP รายอื่นมีแกนอยู่ในชิปมากขึ้น ทุกชิปที่ผลิตและขายออกไปก็จ่ายค่า royalty กลับมา — เป็นรายได้ที่เพิ่มขึ้นเรื่อยๆ ตามปริมาณชิปทั้งโลก ไม่ใช่แค่ตามจำนวนดีลใหม่ ในยุคที่ทุกอุปกรณ์ฝัง AI ฐานของชิปที่จ่าย royalty จึงขยายตัวต่อเนื่อง

ภาพวงกลมที่หางงูกัดหางตัวเอง ด้านหนึ่งเป็นสมองกลของ AI อีกด้านเป็นแบบวงจรชิป สื่อว่า AI ถูกใช้ออกแบบชิป และชิปนั้นก็ถูกใช้รัน AI วนเป็นวงจรไม่รู้จบ
วงจรที่ป้อนตัวเอง. AI ถูกใช้ออกแบบชิปที่ดีขึ้น ชิปที่ดีขึ้นก็รัน AI ได้แรงขึ้น แล้ว AI ที่แรงขึ้นก็ออกแบบชิปได้เก่งขึ้นอีก — เป็นลูปเร่งความเร็วของทั้งวงการ

ทิศทางที่สามคือ การมาของ chiplet และมาตรฐานเปิด ชิปยุคใหม่เริ่มประกอบจาก “ชิปเล็ก” (chiplet) หลายชิ้นต่อกัน แทนที่จะหล่อเป็นก้อนเดียว — ทำให้ interface IP (บล็อกที่ใช้เชื่อมชิปเล็กเข้าด้วยกัน เช่นมาตรฐาน UCIe) มีค่าขึ้นมาก และยังมีกระแสสถาปัตยกรรมเปิดอย่าง RISC-V ที่เป็นทางเลือกแทนแกน Arm — เปิดช่องให้ผู้เล่นหน้าใหม่อย่าง Andes และ VeriSilicon แทรกเข้ามาในตลาด IP ได้

07ความท้าทายและความเสี่ยง

ความเสี่ยงข้อแรกคือ การส่งออกไปจีนกลายเป็นตัวประกันการเมือง เพราะ EDA คือคอขวดต้นน้ำของชิปทั้งหมด มันจึงเป็นอาวุธในสงครามเทคโนโลยี ในเดือนพฤษภาคม 2025 สหรัฐฯ สั่งให้ Synopsys, Cadence และ Siemens EDA ต้องขอใบอนุญาตก่อนขายให้จีนทุกรายการ — Synopsys มีรายได้จากจีนราว 16% (~$1,000 ล้าน) และ Cadence ราว 12% (~$550 ล้าน) จึงสะเทือนทันที แม้คำสั่งจะถูก ยกเลิกในเดือนกรกฎาคม 2025 หลังจีนตอบโต้ด้วยการคุมแร่หายาก แต่เหตุการณ์นี้แสดงว่ารายได้ก้อนใหญ่ของชั้นนี้ขึ้นอยู่กับการเมืองที่พลิกได้ในไม่กี่สัปดาห์

ความเสี่ยงข้อสองคือ การกระจุกตัวและการพึ่งลูกค้าไม่กี่ราย เมื่อตลาด EDA ถูกคุมโดยสามราย และฝั่ง IP มี Arm เป็นเจ้าใหญ่ การกระจุกตัวระดับนี้หมายความว่าถ้าลูกค้ารายใหญ่ (ยักษ์คลาวด์ไม่กี่เจ้า) ชะลอแผนออกแบบชิป หรือหันไปใช้ทางเลือกเปิดอย่าง RISC-V มากขึ้น รายได้ของผู้นำก็สะเทือน — และความสำเร็จของ Arm เองก็ขึ้นกับลูกค้ารายใหญ่ไม่กี่รายที่ตอนนี้เริ่มเป็นทั้งพันธมิตรและคู่แข่ง

ความเสี่ยงข้อสามคือ ดาบสองคมของ AI ออกแบบชิป เครื่องมือ AI ที่ช่วยออกแบบเร็วขึ้นเป็นจุดขายที่ดี แต่ถ้ามันทำให้ “การออกแบบชิปง่ายลงมาก” จนทีมเล็กๆ หรือสตาร์ทอัปทำเองได้ กำแพงที่เคยปกป้องสามยักษ์ก็อาจเตี้ยลง ระยะสั้นมันคือลมหนุน แต่ระยะยาวเทคโนโลยีที่ตัวเองสร้างอาจเปิดประตูให้คู่แข่งหน้าใหม่ — เป็นโจทย์คลาสสิกของผู้นำที่ต้องรีบกินตลาดที่ตัวเองกำลังปฏิวัติ

บรรทัดสรุปสำหรับผู้เริ่มต้น
EDA & Semiconductor IP คือ “พลั่วและจอบของคนขายพลั่ว” — ชั้นต้นน้ำที่ทุกชิป AI ต้องผ่านก่อนเกิด กำไรดี กำแพงสูง และไม่ต้องเลือกข้างว่าใครชนะสงครามชิป กุญแจสามข้อ: (1) การบูมของชิปสั่งทำดันดีมานด์ EDA/IP ขึ้นตรงๆ · (2) AI กำลังกลายเป็นทั้งลูกค้าและเครื่องมือของชั้นนี้ — DSO.ai/Cerebrus ออกแบบชิป AI ด้วย AI · (3) ความเสี่ยงใหญ่ที่สุดคือการเมืองเรื่องส่งออกจีน + การกระจุกตัว มูลค่าที่แท้จริงอยู่ที่ “ความรู้ที่ลอกเลียนยาก” ไม่ใช่ตัวซอฟต์แวร์

สรุปสั้นๆ: node นี้คือชั้นที่อยู่ลึกและเงียบที่สุดของยุค AI — ไม่มีใครเห็น แต่ทุกชิปต้องผ่าน มันขายเครื่องมือเขียนแบบและบล็อกสำเร็จรูปให้ทุกค่าย เก็บค่าผ่านทางจากทั้งสนาม และตอนนี้กำลังใช้ AI มาออกแบบชิป AI วนเป็นวงจรเร่งความเร็วของทั้งอุตสาหกรรม — เข้าใจชั้นนี้ ก็เข้าใจว่า “ก่อน” ชิป AI ทุกตัวจะเกิด มีใครเก็บค่าต๋งอยู่เบื้องหลัง

ดูข้อมูล หุ้น และข่าวสดของธีมนี้ →