Global Unichip Corp

Cadence Design Systemsは2026年9月下旬、ChipStack AI Super Agent内に新たなRTL生成エージェントを導入し、自然言語からフロントエンドのデジタル設計と検証を自動化した。RTL生成エージェントの発表は2026年9月22日に行われ、ChipStackを検証から仕様からRTLの作成・更新へと拡張し、Hondaを含む顧客との初期評価が予定されている。別途、CadenceのツールはGlobal Unichip Corp.がTSMCの先端プロセス技術上でカスタムAIアクセラレータとハイパースケールシリコンを提供するのを支援した。Cadenceの見通しでは、2029年までに売上高84億ドル、利益20億ドルを計画しており、年間12.9%の売上成長と、現在の14億ドルから約6億ドルの利益増加が必要となる。公正価値は405.47ドルで、現在の株価に対して15%の上昇余地を示唆している。下位評価のアナリストの中には、2029年までに売上高約81億ドル、利益約17億ドルをすでに想定している者もいる。

ケイデンスは、TSMCとの提携を拡大し、TSMCの最先端プロセス上でAIおよびHPC設計者向けに認定済みのツールフローとシリコン実証済みIPを提供すると発表した。ケイデンスはTSMCのA14プロセス向けにツール認定を取得し、TSMCのN3Pで業界をリードするUALinkソリューションを実証し、N3PおよびN2P技術向けに新たなシリコン実証済みIPを導入した。この協業により、TSMCのN3、N2、A16、A14プロセス技術にわたるエージェント型AIチップおよび3D-ICの設計フローが可能になり、数百のチップレットを備えたウェハスケールシステム向けのTSMC 3DFabricサポートも含まれる。ケイデンスのデジタルフルフロー、サインオフフロー、カスタム・アナログフローは現在TSMCのA16およびA14で認定されており、Virtuoso Studioソリューションは反復回数を最大2.5倍削減し、UCIe-64GはA14でテープアウト済みで、A14向けArtisan Foundation IPは2026年第4四半期に提供開始予定である。ケイデンスのアナログ、デジタル、サインオフのツールフローもTSMCのN2Pで認定されており、テープアウト済みのN2P IPにはDDR5、LPDDR5、PCIe 6.0が含まれ、PCIe 3.0 IPは2026年第4四半期にテープアウト予定である。グローバル・ユニチップは、TSMCの最先端プロセス技術上でAIアクセラレータおよびハイパースケールシステム向けの高度なカスタムシリコンを提供するために、ケイデンスのソリューションを活用している。